

KIẾN TRÚC MÁY TÍNH & HỆ ĐIỀU HÀNH



TS. Nguyễn Hồng Sơn



Tài liệu tham khảo

1. William Stallings, Computer Organization and Architecture – Designing for Performance, 8th Edition, Prentice-Hall International, Inc
2. Principles of Computer Architecture, *Miles Murdocca and Vincent Heuring*



Bài 1 GIỚI THIỆU

Kiến trúc & Tổ chức máy tính



Tổ chức và Kiến trúc

Hai thuật ngữ nhằm mô tả một hệ thống máy tính.

- Kiến trúc đề cập đến các **thuộc tính** mà người lập trình nhận thấy được, **ảnh hưởng trực tiếp đến thực thi chương trình** (Instruction set, số bit biểu diễn data type, cơ cấu I/O, addressing)
- Tổ chức máy tính đề cập đến các **đơn vị hoạt động và sự liên kết giữa chúng**, thực hiện các đặc tả kiến trúc (chi tiết phần cứng, control signals, interfaces, memory technology)
- Ví dụ xây dựng multiply instruction



Cấu trúc và Chức năng


- Cấu trúc: cụ thể hóa các thành phần và các mối liên hệ giữa các thành phần, là hiện thực cụ thể của tổ chức máy tính.
- Chức năng: hoạt động, thể hiện vai trò cụ thể của mỗi thành phần trong cấu trúc.








Chức năng máy tính

- Data processing
- Data storage
- Data movement (I/O, peripheral, communication)
- Control

Nguồn và đích của data







Các thành phần chính


Có bốn thành phần chính:

CPU: Điều khiển các hoạt động và thực hiện các chức năng xử lý data

Main memory: Lưu trữ data

I/O: vận chuyển data giữa máy tính với bên ngoài


System interconnection: cung cấp cơ chế truyền thông giữa ba thành phần trên




Ngoại vi


Communication line

Máy tính
Lưu trữ
Xử lý







- Một máy tính có thể có một hay nhiều CPU
- Dung lượng bộ nhớ là tùy chọn
- Cơ cấu I/O có qui mô khác nhau tùy theo nhu cầu




- Thành phần phức tạp nhất là CPU
 - Control unit
 - ALU (Arithmetic and Logic Unit)
 - Register
 - CPU Interconnection



Sơ lược lịch sử phát triển



4000 BC




3000 BC



Sơ lược lịch sử phát triển (tt)

- **Thế hệ thứ nhất:**
 - Đèn chân không (vacuum tubes)
 - ENIAC
 - Von Neumann/ Alan Turing



Máy tính ENIAC



Sơ lược lịch sử phát triển: Máy tính ENIAC

ENIAC (Electronic Numerical Integrator and Computer) là máy tính điện tử số đầu tiên do Giáo sư Mauchly và người học trò Eckert tại Đại học Pennsylvania thiết kế vào năm 1943 và được hoàn thành vào năm 1946. Đây là một máy tính khổng lồ với thể tích dài 20 mét, cao 2,8 mét và rộng vài mét. ENIAC bao gồm: 18.000 đèn điện tử, 1.500 công tắc tự động, cân nặng 30 tấn, và tiêu thụ 140KW giờ. Nó có 20 thanh ghi 10 bit (tính toán trên số thập phân). Có khả năng thực hiện 5.000 phép toán cộng trong một giây. Công việc lập trình bằng tay bằng cách đấu nối các đầu cắm điện và dùng các ngắt điện.



Sơ lược lịch sử phát triển(tt)

- Thế hệ thứ hai:
 - Transistor
 - Multiplexer
 - Lập trình mức cao
 - Phần mềm hệ thống

Mouse (1964)





Sơ lược lịch sử phát triển (tt)

- Thế hệ thứ 3:
 - Mạch tích hợp (Integrated Circuits)
 - SSI, MSI
 - Microelectronics
 - IBM/360, PDP-8(minicomputer đầu tiên, dùng bus)
 - Luật Moore
 - Số lượng transistors trên một microchip tăng lên gấp đôi sau mỗi 18-24 tháng.
 - Tốc độ microprocessor tăng lên gấp đôi sau mỗi 18-24 tháng.
 - Giá thành trên một microchip giảm một nửa sau mỗi 18-24 tháng

Tham khảo: <http://www.intel.com/intel/museum/25anniv/hof/moore.htm>

Sơ lược lịch sử phát triển (tt)

- Thế hệ thứ 4:
 - LSI, VLSI, ULSI
 - Semiconductor Memory
 - Microprocessor
- Các thế hệ sau

Table 2.2 Computer Generations

Generation	Approximate Dates	Technology	Typical Speed (operations per second)
1	1946–1957	Vacuum tube	40,000
2	1958–1964	Transistor	200,000
3	1965–1971	Small and medium scale integration	1,000,000
4	1972–1977	Large scale integration	10,000,000
5	1978–1991	Very large scale integration	100,000,000
6	1991–	Ultra large scale integration	1,000,000,000

Table 2.6 Evolution of Intel Microprocessors (page 1 of 2)

(a) 1970s Processors

	4004	8008	8080	8086	8088
Introduced	1971	1972	1974	1978	1979
Clock speeds	108 kHz	108 kHz	2 MHz	5 MHz, 8 MHz, 10 MHz	5 MHz, 8 MHz
Bus width	4 bits	8 bits	8 bits	16 bits	8 bits
Number of transistors	2,300	3,500	6,000	29,000	29,000
Feature size (μm)	10		6	3	6
Addressable memory	640 Bytes	16 KBytes	64 KBytes	1 MB	1 MB
Virtual memory	—	—	—	—	—

(b) 1980s Processors

	80286	386TM DX	386TM SX	486TM DX CPU
Introduced	1982	1985	1988	1989
Clock speeds	6 MHz - 12.5 MHz	16 MHz - 33 MHz	16 MHz - 33 MHz	25 MHz - 50 MHz
Bus width	16 bits	32 bits	16 bits	32 bits
Number of transistors	134,000	275,000	275,000	1.2 million
Feature size (μm)	1.5	1	1	0.8 - 1
Addressable memory	16 megabytes	4 gigabytes	16 megabytes	4 gigabytes
Virtual memory	1 gigabyte	64 terabytes	64 terabytes	64 terabytes

Table 2.6 Evolution of Intel Microprocessors (page 2 of 2)

(c) 1990s Processors


	486TM SX	Pentium	Pentium Pro	Pentium II
Introduced	1991	1993	1995	1997
Clock speeds	16 MHz - 33 MHz	60 MHz - 166 MHz	150 MHz - 200 MHz	200 MHz - 300 MHz
Bus width	32 bits	32 bits	64 bits	64 bits
Number of transistors	1.185 million	3.1 million	5.5 million	7.5 million
Feature size (μm)	1	0.8	0.6	0.35
Addressable memory	4 gigabytes	4 gigabytes	64 gigabytes	64 gigabytes
Virtual memory	64 terabytes	64 terabytes	64 terabytes	64 terabytes



(d) Recent Processors


	Pentium III	Pentium 4	Itanium	Itanium 2
Introduced	1999	2000	2001	2002
Clock Speeds	450 - 660 MHz	1.3 - 1.8 GHz	733 - 800 MHz	900 MHz - 1 GHz
Bus Width	64 bits	64 bits	64 bits	64 bits
Number of Transistors	9.5 million	42 million	25 million	220 million
Feature size (μm)	0.25	0.18	0.18	0.18
Addressable Memory	64 gigaBytes	64 gigaBytes	64 gigaBytes	64 gigaBytes
Virtual Memory	64 teraBytes	64 teraBytes	64 teraBytes	64 teraBytes

Source: Intel Corp. <http://www.intel.com/intel/museum/>


Sơ đồ kiến trúc của PIII







Intel Core 2 Dual





Nâng cao chất lượng

- Tốc độ bộ vi xử lý
 - Dự đoán nhánh
 - Phân tích luồng số liệu
 - Thực thi có dự báo
- Cân đối hiệu suất
- Cải thiện tổ chức và cấu trúc chip.




Figure 2.10 Logic and Memory Performance Gap [BORK03]




Figure 2.11 Typical I/O Device Data Rates




Giải pháp cân đối hiệu suất

- Bộ nhớ lớn hơn
- Cache
- Liên kết CPU-memory tốc độ cao
- Thiết kế
 - Tốc độ giữa các thiết bị
 - Các ứng dụng và thiết bị ngoại vi



Cải thiện tổ chức và cấu trúc chip

- Tốc độ và clock rate
- Kích thước và tốc độ cache
- Kiến trúc song song
- Các hệ quả
 - Công suất
 - Trễ (RC delay)
 - Trễ truy xuất bộ nhớ (Memory latency)




Bài 2

STORED-PROGRAM VÀ GENERAL-PURPOSE COMPUTER



Sự xuất hiện stored-program và general-purpose hardware

- Một tập nhỏ các linh kiện logic cơ bản có thể kết hợp với nhau theo các cách khác nhau để lưu trữ dữ liệu nhị phân và thực hiện các phép toán số học và luận lý trên dữ liệu đó.
- Khi cần một tính toán nào đó, một cấu hình kết nối các thành phần logic được thiết kế và thực hiện. Có thể hiểu đó chính là dạng lập trình.



Phần cứng được xây dựng
từ các thành phần logic

Data



Tuần tự các chức năng
số học và luận lý



Các
kết
quả

Lập trình phần cứng (hardware programming)



Sự xuất hiện stored-program và general-purpose hardware (tt)

- Nếu tất cả các ứng dụng đều thực hiện bằng hardwired program => bất tiện và khả năng của máy tính rất hạn chế
- Xây dựng các chức năng số học và luận lý tổng quát (general-purpose hardware)
- Hoạt động dựa vào tín hiệu điều khiển



Các mã lệnh
(instruction codes)



Biên dịch

Tập tin hiệu
điều khiển

DATA

Các chức năng
số học và luận lý
tổng quát

Các kết quả



Phát sinh tín hiệu điều khiển

- Toàn bộ chương trình là một tuần tự gồm nhiều bước.
- Mỗi bước cần tiến hành một vài phép số học và luận lý trên data nào đó.
- Mỗi bước cần một tập tín hiệu tương ứng
- Một code duy nhất cho một tập tín hiệu có thể
- Một segment tương ứng trong phần cứng tổng quát chấp nhận một tập tín hiệu điều khiển được phát ra.



Phát sinh tín hiệu điều khiển(tt)

- Lập trình bây giờ: thay vì nối dây phần cứng cho mỗi chương trình mới, chỉ cần cung cấp một tuần tự mới của các code
- Mỗi code thực ra là một instruction, được phân biên dịch tiếp nhận và phát ra tập tín hiệu điều khiển tương ứng.
- Tuần tự các instruction đó là software



Ba khái niệm cơ bản về stored-program

- Data và instruction được lưu trữ trong một bộ nhớ đọc-ghi.
- Nội dung trong bộ nhớ được định vị theo vị trí, không cần biết kiểu data là gì.
- Thực thi chương trình theo kiểu tuần tự, từ instruction này đến instruction kế tiếp.





I/O module


- Data và instruction phải được đưa vào trong hệ thống qua module nhập
- Cần lấy hay thông báo kết quả tính toán thông qua module xuất
- Gọi chung là I/O module



Bộ nhớ chính

- Thiết bị nhập đưa data và inst vào theo tuần tự, nhưng chương trình không phải thực thi theo tuần tự một cách cứng nhắc.
 - Hoạt động tính toán có thể phải truy xuất nhiều dữ kiện hơn tại một thời điểm theo một tuần tự không thể dự đoán được.
- => cần có nơi lưu trữ tạm thời cả data và inst, đó là bộ nhớ chính






Bài 3


KIẾN TRÚC VON NEUMANN VÀ KIẾN TRÚC HARVARD



KIẾN TRÚC VON NEUMANN

- ENIAC (Electronic Numerical Integrator And Computer) là máy tính điện tử dạng general-purpose đầu tiên.
- ENIAC tỏ ra nặng nề và đơn điệu
- Cải tiến từ ý tưởng stored-program, nhà toán học John von Neumann thiết kế ra máy tính mới gọi là IAS (Institute for Advanced Studies) là khuôn mẫu cho tất cả các máy tính general-purpose sau này.





Cấu trúc của máy tính IAS



Máy von Neumann

- Main memory: lưu trữ cả data và instruction
- ALU: thao tác trên số liệu nhị phân
- PCU: biên dịch và tạo điều kiện thực thi các inst
- Thiết bị I/O được điều khiển bởi CU




Máy von Neumann

- Bộ nhớ chứa 1000 vị trí hay từ nhớ (word), mỗi word có 40 bit.
- Mỗi số (data) được biểu diễn gồm 1 bit dấu và 39 bit giá trị
- Mỗi word có thể chứa hai inst 20 bit
- Một inst gồm 8 bit op code và 12 bit địa chỉ




Sign
bit

Number word




Instruction word





Máy von Neumann (tt)

- Control Unit điều hành IAS bằng cách lấy các inst từ bộ nhớ và thực thi mỗi lúc một inst.
- Cả ALU và PCU đều có các vị trí lưu trữ gọi là các thanh ghi:
 - MBR (Memory Buffer Register)
 - MAR (Memory Address Register)
 - IR (Instruction Register)
 - IBR (Instruction Buffer Register)
 - PC (Program Counter)
 - AC&MQ (Accumulation & Multiplier-Quotient)






Kiến trúc Harvard

- Kiến trúc Harvard tách riêng bộ nhớ lưu trữ chương trình và dữ liệu. Độ rộng Bus chương trình thay đổi linh động và tối ưu cho một thiết bị đặc biệt nào đó. Độ rộng bus dữ liệu thường là 8 hay 16 bit. Kiến trúc này cho phép truy xuất đồng thời cả chương trình và dữ liệu.
- Kiến trúc Harvard có một vài ưu điểm: một long word inst chỉ chiếm một vị trí nhớ, các single word inst có thể tăng tốc xử lý vì **mã lệnh và dữ liệu** liên quan đều chứa trong một từ nhớ. Việc thực thi chỉ thị cũng nhanh vì bộ nhớ chương trình và bộ nhớ dữ liệu đều có thể truy xuất đồng hành.
- Nhiều DSP có kiến trúc Harvard

Kiến trúc Harvard

Harvard architecture





Kiến trúc Harvard

- Một số CPU có kiến trúc hỗn hợp giữa hai kiến trúc. Cấu trúc bên trong core là Harvard. Core của CPU được đệm từ bus ngoài qua một cache tốc độ cao và một bộ điều khiển cache. Để nâng phẩm chất, bên trong CPU tách biệt bus chương trình và bus dữ liệu, mỗi bus đều có cache riêng.
- Bộ điều khiển data cache giám sát bus để cập nhật bản sao trong cache nếu các thiết bị khác trên bus thay đổi bộ nhớ chính. Tuy nhiên, bộ nhớ chỉ thị không thể cập nhật, chỉ có thể đọc chương trình trong cache và không thể ghi vào. Điều này khiến cho kiến trúc Harvard không thể thực hiện self modifying code.